私のアンプ設計マニュアル / 基礎・応用編
電圧増幅回路の設計と計算その１ (2段コンデンサ結合増幅回路)

はじめに

これまでの章で、真空管の基本的な動作や三定数、回路設計で最も重要なロードラインについてみてきました。本章では、実践的な設計ということで、電圧増幅管6FQ7を使って、2A3シングルがドライブできるような電圧増幅回路というのを考えてみたいと思います。また、設計時に役に立つさまざまな計算式もご紹介するつもりです。ただし、周波数特性に影響を与えるコンデンサ等の素子の定数計算については、説明を後の章にゆずりますので、ここではふれません。

ところで、想定する2A3シングルの動作条件ですが、RCA発表データ（2.5kΩ負荷）よりもすこし負荷インピーダンスが高めの3.5kΩ負荷ということにします。このへんのことはロードラインその３ （電力増幅回路・・シングル基礎・実践編）を参照してください。

出力管＝2A3、
負荷インピーダンス＝3.5kΩ、
プレート電圧＝275V、
プレート電流＝52mA、
バイアス＝約-52V、
グリッド抵抗＝220kΩ、
という前提で話を進めます。これをカソード・バイアスで動作させ、出力段の電源電圧は、出力トランス（OPT）やデカップリング抵抗の分も加えて、340Vであるものと仮定します。ですから、電圧増幅段の電源電圧も、340V以下で考えます。

大雑把な回路の検討

6FQ7は、μがやや低め（約20～22）で、内部抵抗も低い（9～11kΩ）双3極電圧増幅管です・・・一般に出回っているメーカー発表データの内部抵抗（rp）=7.7kΩというデータがありますが、この数字は6FQ7の実体を表してはいません。μが20程度なので、増幅回路としての利得は12～17倍くらいになり、1段増幅だけでは利得が不足するので初段＋ドライバ段の2段構成として考えます。2A3のバイアスが約-52Vということでしたから、これを√2で割って、入力感度は約37Vrms（実効値）であると見当をつけます。メインアンプの入力が0.5Vのとき、最大出力が得られるためには、電圧増幅段の利得は、すくなくとも37÷0.5＝74（倍）は必要になります。さらに、6dB程度の負帰還をかけるとすると、電圧増幅段の利得は、74×2（6dB）=148（倍）は必要になります。

2段構成の増幅回路といっても、（1）段間をコンデンサで結合するか・・・（本章）、（2）コンデンサなしの直結にするか・・・（次章）、2つの選択肢があります。これは、一長一短で簡単にどちらがいいとは言い切れません。ここでは、両方のケースについて実際に設計してみて、どこがどう違うのかを体験してみてください。

ドライバ段

まず、2段目（ドライバ段）を先に検討しましょう。設計目標は以下のとおりです。

ところで、電源電圧が300V、次段入力インピーダンスが220kΩ（＝出力段のグリッド抵抗値）であるのはいいとして、何故、プレート負荷抵抗が33kΩなんて決められるんでしょうか。実は、これをだいたいいくらくらいにしたらいいかを決められるようになるには、ある程度の経験がいるのです。3極電圧増幅管では、一般には、内部抵抗（rp）の2倍～3倍で、しかも電圧次段の入力インピーダンスよりも十分大きな値であると言われていますが、私はもう少し高い値（3～10倍）の方がいろいろな点で都合が良いと考えています。

ものは試しということで、電源電圧300V、Ip＝0mAから一気に33kΩのロードライン（青）引いてみます。ロードラインの両端は、300V、0mAと0V、9.1mA（＝300V÷33kΩ）です。このロードラインは、増幅回路のプレートに33kΩの抵抗を入れた場合の直流的な動作条件を表わしています。

動作ポイントを、Ep＝170V、Ip＝3.9mA、Eg1＝-5.4Vに見当をつけて、このポイントを通るような28.7kΩのロードライン（赤）も引きます。28.7kΩというのは、プレート負荷抵抗33kΩと次段グリッド抵抗220kΩとの合成値で、これがこの増幅段の実質的な交流負荷となります。その計算方法は４．抵抗値と計算を参照してください。

このグラフから、どのくらいの出力電圧が取り出せて、利得はどのくらいなのかを読み取ってみましょう。

まず、バイアスの起点が-5.4Vですから、ここにプラス4.4V、マイナス4.4Vの振幅の信号を与えたとします。グリッド電流の影響を避けるために、-1Vより浅い領域は使わないこととして見積もります。バイアス電圧は-1V～-9.8Vの範囲で振れますから、その時のプレート電圧を読み取ると、バイアスが-1Vのときのプレート電圧は95Vくらい、バイアスが-9.8Vのときのプレート電圧は232Vくらいになります。従って、最大振幅は137Vp-pすなわち48.4Vrmsになります。なんとか目標値（45Vrms）が得られました。

今度は、利得です。最大振幅137Vp-pを得る時のグリッド入力が8.8Vp-pでしたから、単純に割り算して15.6倍が求まります。これも目標達成です。

ところで、利得はグラフを使わなくても計算で求めることができます。どのように考えたらいいかというと「増幅回路の増幅率はμと同じだけの能力があるが、回路自体の内部抵抗のせいで、内部抵抗と負荷抵抗とで分流された分だけ増幅の効率が低下するので、その分を割り引けばよい。」ということになるのです。下図のように考えたらわかりやすいです。

式で表わすと以下のようになります。

利得＝μ×｛RL／（Rp＋RL）｝
前章の「増幅率（μ）」のところを参照すると、Ep=140V、Ip=4mAのときの6FQ7のμ値は22でした。プレート特性曲線に接線を引いておおよその内部抵抗（rp）を求めてみると11kΩと出ました。これを上式にあてはめてみると、
22×｛28.7／（11＋8.7 ）｝＝16.3倍
となって、グラフで求めた15.6倍にかなり近い値が得られました。誤差はせいぜい4.3%です。ところで、いつも真空管のプレート特性データが入手できるとは限りません。6FQ7ですと、代表的な動作例のなかに、内部抵抗（rp）=7.7kΩ、μ=20、というデータが知られています。さきに「一般に出回っているメーカー発表データの内部抵抗（rp）=7.7kΩというのはこの球の実体を表していない」と書きましたが場合によっては、この程度の情報しかわからないケースも少なくありません。そこで、この数字でもって上記と同じ計算をしてみます。
20×｛28.7／（7.7＋28.7）｝＝15.8倍
ごらんのとおりで、こんなデータでも結構使える結果になります。それに、球のバラツキを考えると、10%くらいの誤差はざらですから、机上の計算であんまりカリカリすることもないでしょう。ついでに、プレート負荷抵抗33KΩの消費電力も計算しておきます。
（300V－170V）×3.9mA＝0.58W
0.507Wの電力が熱になりますから、少なくとも2W型、できれば3W型の抵抗器であることが必要です。ここまでのところを回路図にすると以下のようになります。

次は、この増幅段のバイアスの与えかたです。バイアスの与えかたには、（1）自己（カソード）バイアス、（2）固定バイアス、（3）前段直結、の3つがあります。まず、もっとも一般的な自己バイアス回路で設計を進めることにします。

自己バイアス回路は、プレート電流を利用して、カソード側に挿入した抵抗に電圧降下を生じさせ、カソード電圧がアース電位よりも高くなることで、相対的にグリッド電位がマイナスになることを利用したバイアス方法です。プレート電流が3.9mA、バイアス電圧が-5.4Vですから、カソード抵抗値は、

5.4（V）÷3.9（mA）＝1.38kΩ
となって、1.3kΩまたは1.5kΩの抵抗のどちらかを選ぶことになりますが、ここでは1.3kΩにしておくことにします。

問題は、この1.3kΩのカソード抵抗に並列にコンデンサを入れるか入れないかです。メーカー製のアンプや雑誌記事発表のアンプの回路図には、ここのコンデンサがあったりなかったりします。ここにコンデンサがはいっていれば、交流的には、カソードがアース（接地）されていることになるので、利得は今ここで計算したとおりになります。しかし、カソードに並列にコンデンサがない場合は利得が下がります。なぜかというと、カソードに抵抗がはいっていると、カソード抵抗×（μ＋1）分だけ内部抵抗が上昇してしまうからです。こういう場合の内部抵抗値（rp）は、

内部抵抗（rp）＝元の内部抵抗（rp）＋｛カソード抵抗×（μ＋1）｝
になります。本回路の場合を計算してみると以下のようになり、
11kΩ＋｛1.3kΩ×（22＋1）｝＝40.9kΩ
もともと11kΩであった内部抵抗が40.9kΩまで上昇してしまいます。これをもとにあらためて利得を計算してみると、
22×｛28.7／（40.9＋28.7）｝＝9.07倍
元の利得の机上計算値が16.3倍でしたから、利得の低下は9.07÷16.3＝0.56倍となり、デシベルで表わすと約-5dBになります。この利得が下がった分は電流帰還と呼ばれていて、電流帰還のかかった増幅回路では、この段で発生する歪みは帰還量に応じて低下します。この場合は、歪みは理論上0.56倍に低下し、実測値もこれにかなり近い結果になります。

それなら、電流帰還おおいに結構かというとそういうわけではありません。内部抵抗が著しく上昇するために、出力管のドライブには却って不利になって最大出力付近における歪みが増加してしまいます。それから、2A3をはじめとして3極出力管の入力容量は非常に大きく、コンデンサによるハイ・カット・フィルターが挿入されたのと同じような状態になっているので、ドライバの出力インピーダンスの上昇は高域特性劣化の原因になります。これでは、何のために低内部抵抗（rp）の6FQ7を起用したのかわからなくなってしまいます。カソード抵抗をバイパスするコンデンサを省略することによる電流帰還回路は場面によってはメリットがありません。

ここまでのところを回路図にしたのが右図です。カソード電圧が、バイアス分（5V）だけ上昇しているので、プレート電圧値や電源電圧値もそれに合わせて「5V」の上乗せをしています。


初段

さて、今度は初段の設計です。ここで、初段がドライバ段に供給すべき最大信号電圧を確かめておきます。ドライバ段の最大出力電圧が当初、45Vrms以上（127Vp-p）で設計していました。ドライバ段の利得がおおよそ16倍ですから、この時のドライバ段入力電圧は、
45Vrms（127Vp-p）÷16＝2.8Vrms（7.9Vp-p）
になるので、初段は、この信号電圧が供給できればいいわけです。設計目標は以下のとおりです。

初段のプレート負荷抵抗の値は、ドライバ段よりも大きな値（56kΩ）にします。何故ならば、ドライバ段の入力インピーダンスが470kΩと十分に高いのと、負荷抵抗が大きい方が、利得が大きく、歪みは少なくなるからです。

電源電圧300V、Ip＝0mAから一気に56kΩのロードライン（青）引いてみます。ロードラインの両端は、300V、0mAと0V、5.4mA（＝300V÷56kΩ）です。これをもとに引いたロードラインが下図です。

動作ポイントを、Ep＝109V、Ip＝3.4mA、Eg1＝-3Vに見当をつけて、このポイントを通るような50kΩのロードライン（赤）も引きます。ドライバ段のように、できるだけ大きな出力電圧を叩き出したい場合と違って、初段ではロードラインのいちばんおいしいところだけを選んで使うことができます。3極電圧増幅管のいちばんおいしいところは、バイアスが-1.5V～-4Vくらいの間にあります。バイアス電圧があまり深いと、利得が下がるだけでなく、球の内部抵抗値の高い領域を使うことになり、球のバラツキも大きい領域なので敬遠します。

50kΩというのは、プレート負荷抵抗56kΩと次段グリッド抵抗470kΩとの合成値で、これがこの増幅段の実質的な交流負荷となるのは、ドライバ段のときと同じです。グラフからは、最大出力電圧は、25Vrms以上（70Vp-p）は取り出せることがわかりますから、これで充分です。

さて、バイアスをどう与えるかですが、自己バイアスにした場合のカソード抵抗値は、

3（V）÷3.4（mA）＝882Ω
になります。もし、出力トランスの2次側から初段カソードに負帰還をかけたいとすると、初段カソード側に負帰還を受けるための抵抗が必要になります。ドライバ段のところでふれましたが、カソード抵抗にコンデンサを並列にしないと、内部抵抗が上昇してしまって高域特性を損ないます。そこで、下図のような回路にしてみます。

ここでざっとした利得の計算もやってみます。まず、初段管の内部抵抗ですが、

11kΩ＋｛62Ω×（22＋1）｝＝12.4kΩ
で、元が11kΩだったのがわずかに上昇して12.4kΩになりました。利得は、
22×｛50／（12.4＋50）｝＝17.6倍
になりました。総合利得は、
16.3（ドライバ）×17.6（初段）＝287
です。話を元にもどして、最大出力時の2A3の入力電圧が、約37V（rms）でしたから、
37V（rms）÷287＝0.129V（rms）
となって、無帰還時では約0.13Vの入力感度のアンプに仕上がることになります。そして、6dBの負帰還をかけた場合の入力感度が約0.26V、10dBの場合が約0.4Vになるのはいうまでもありません。

ところで、段間に合計2個のコンデンサがはいった場合、アンプ全体の低域時定数は全部で3つ（段間に2つ、出力トランスで1つ）になってしまい、このような構成のアンプに負帰還を施すと、たいていの場合、超低域にピークができたり発振したりします。2個所あるカソードにもコンデンサがはいっていおり、これはさほどの悪さはしませんが、やはり安定度を損ねる要因のひとつになります。そこで、低域時定数を3つから2つに減らす方法として、初段とドライバ段を直結する手法がよく使われるようになったわけです。

私のアンプ設計マニュアル に戻る